险角电影国语完整版在线观看|ww好吊妞988gaocom|久久国产精品毛片|老婆的诱惑完整版电影在线观看,国产不卡视频在线,亚洲久久综合,天堂在线中文字幕

職責描述：
1. 負責芯片封裝全流程物理實現(xiàn)，涵蓋FCBGA、Chiplet等封裝類型的Bump/Ball Map規(guī)劃、基板疊層設計、元器件布局與布線工作。
2. 主導封裝Layout設計，嚴格遵循基板廠與封裝廠工藝規(guī)則，優(yōu)化線寬、間距、焊盤布局等關鍵參數(shù)，保障量產(chǎn)可行性。
3. 協(xié)同SIPI（SI/PI）、熱仿真團隊開展協(xié)同優(yōu)化，針對高速接口優(yōu)化布線拓撲，提升信號完整性與電源分配網(wǎng)絡（PDN）穩(wěn)定性，規(guī)避EMI風險。
4. 負責封裝設計規(guī)則檢查（DRC）、電氣驗證及數(shù)據(jù)完整性校驗，輸出Gerber、ODB 等投板文件，對接基板廠完成EQ文件確認與TRA/DFM評審。
5. 參與封裝方案選型與前期評估，制定Layout設計規(guī)范。
6. 支撐量產(chǎn)階段技術問題排查，協(xié)助解決封裝廠反饋的相關問題，保障產(chǎn)品良率。

崗位要求：
1、學歷專業(yè)：本科及以上學歷，微電子、電子工程、材料科學、電子封裝技術等相關專業(yè)；
2、工作經(jīng)驗：5年以上封裝Layout設計經(jīng)驗、有先進工藝芯片封裝量產(chǎn)經(jīng)驗者優(yōu)先。
3、技能要求：
（1）工具精通：熟練使用Cadence Allegro Package Designer（APD/SIP）、Mentor Xpedition等主流EDA工具，能獨立完成8層以上基板Layout設計與投板。
（2）專項經(jīng)驗：有車規(guī)芯片（AEC-Q100）、高算力芯片或系統(tǒng)級封裝Layout經(jīng)驗者優(yōu)先；熟悉Python/Tcl/Skill腳本開發(fā)，能實現(xiàn)設計流程自動化者加分。